ビヘイビアレベルとレジスタトランスファレベル


VHDLでは,ビヘイビアレベル,レジスタトランスファレベル,ゲートレベルと いった様々な記述レベルで回路を記述することが可能です.ゲートレベルによ る記述はは文字どおり,ANDやORのような論理素子レベルで記述を行うことで す.ハードウェア記述言語による設計のメリットを活かすためには,レジスタ トランスファレベルやビヘイビアレベルでの記述を行う必要があります.

レジスタトランスファレベルとビヘイビアレベルとはどのくらい差異があるの でしょうか.マイクロプロセッサを例として概念的に説明してみましょう.以 下の図は,ビヘイビアレベルとレジスタトランスファレベルの設計時の考え方 を表したものです.

ビヘイビアレベルではマイクロプロセッサの動作は,命令フェッチ,デコード と処理した後,デコード結果にしたがって当該命令を実行する状態遷移を行う システムであると考えます.この考えの中には,プロセッサの構成時に必要な データパス等は考慮する必要はありません.
一方,レジスタトランスファレベルでは,必要なレジスタや演算器,および, それらをつなぐデータパスや制御パスを明示的に記述します.したがって,ビ ヘイビアレベルではマイクロプロセッサの動作が抽象的に記述されており,レ ジスタトランスファレベルではビヘイビアレベルと比較して具体的に記述され ていることになります.ビヘイビアレベルでは,抽象的に書かれている分記述 量が少なくてよく設計の短縮化が図れますが,まだ論理合成技術が発展途上に あります.



ホーム もどる 辞書

This is my e-mail address:
arch_www < www@cs.kumamoto-u.ac.jp >
Copyright (C) KITE Microprocessor Project, 1996