動作レベル記述


ここでは,これまで設計方法とは異なる動作レベルの設計法に関する説明を簡 単に行います.今まで,皆さんはKITE-1マイクロプロセッサを設計してきたわ けですが,この設計方法では設計者が回路図エディタを用いて設計する際と同 様に内部構成を把握して設計する必要があります.例えば,レジスタとして何 が必要であるとかALUのインタフェースは...などです.したがって,設計対象 の仕様の変更(トレードオフ)がしばしば行われる設計初期段階では,あまり 向いた記述方法とはいえません.しかし,VHDLではシーケンサ設計で行ったよ うな記述方法だけを用いて動作のみを記述していくことで設計することも可能 です. サンプルのKITE-1マイクロプロセッサのソースを以下に用意しました.以下の ソースには,KITE-1マイクロプロセッサの動作が記述してあり,実際にシミュ レーションすることも可能です.手順は,先ほど行った方法と同じですから, 実際にソースを御覧になってシミュレーションを行ってみてください.なお, コンパイルは先ほどのディレクトリとは異なるディレクトリ で行ってください.


ただし,合成ツールに依存しますが,合成を行うには何点かの変更を要します.


KITE-1マイクロプロセッサ

kite1_beha.vhd: KITE-1マイクロプロセッサ

KITEマイクロプロセッサボードPLUS+

brd_pkg_beha.vhd: ボード用のパッケージ

brd_ram_beha.vhd: メモリ

brd_board_beha.vhd: KITEマイクロプロセッサボードPLUS+

アセンブラソース

test_sim.asm: アセンブラソース

シミュレーション用スクリプトデータ

kite1.do: KITE-1マイクロプロセッサシミュレーション用スクリプト

FPGAへの実装へ



* ホーム * シミュレーション * FPGAへの実装 * 辞書
This is my e-mail address:
arch_www < www@cs.kumamoto-u.ac.jp >
Copyright (C) KITE Microprocessor Project, 1996