Description Level

VHDLにおける記述レベル

VHDLは記述能力が高く様々なレベルで記述することができます．下図に示すように，システム全体のアルゴリズムを記述した``アーキテクチャレベル''，回路の機能的な振舞いに注目して記述した``ビヘイビアレベル''，データパスや制御パスを意識して記述した``レジスタトランスファレベル(RTL)''，論理素子を意識して記述した``ゲートレベル''の4つのレベルがあります．

出典：長谷川裕恭：VHDLによるハードウェア設計入門，CQ出版社，1995．

一般にアーキテクチャレベルやビヘイビアレベルで記述を行い，システム全体の検証を行います．この段階で，システム全体の検証を行い早期にバグを発見します．その後，論理合成可能なRTLでの記述を行い，シミュレーション，論理合成等の処理を行います．最近では，論理合成技術の発達によりビヘイビアレベルで記述されたシステムも論理合成を行って具体的な論理回路を作製することも可能になっています．

今回は，レジスタトランスファレベルによる記述を中心に説明していきます．

関連項目：ビヘイビアレベルとレジスタトランスファレベル

次は，レジスタトランスファレベルにおけるVHDLの記述法を説明します．

次へ進む ( VHDLの記述法 )

ホーム

もどる

辞書

This is my e-mail address:

arch_www < www@cs.kumamoto-u.ac.jp >