8 Bit Binary Counter

8ビットバイナリカウンタ

VHDLのようなハードウェア記述言語を用いると，加算や減算のような複雑なハードウェアも演算子ひとつで表現できるという特長があります．8ビットのバイナリ・カウンタを加算演算子`+'を用いて表現してみましょう．

-- ライブラリ宣言
library IEEE;
use IEEE.std_logic_1164.all;
library ARITHMETIC;
use ARITHMETIC.std_logic_arith.all;

-- エンティティ宣言
entity counter8 is
    port (COUNT : out std_logic_vector( 7 downto 0 );
          CY    : out std_logic;  -- 桁上がり
          CLK   : in  std_logic;
          RESET : in  std_logic);
end counter8;

-- アーキテクチャ本体
architecture counter8_body of counter8 is
signal TMP : std_logic_vector( 8 downto 0 ) := "000000000";
begin
    process( CLK, RESET )
    begin
      if RESET = '1' then                 -- 非同期リセット
        TMP <= "000000000";
      elsif CLK'event and CLK = '1' then
        TMP <= TMP + "000000001";
      end if;
    end process;
    COUNT <= TMP( 7 downto 0 );
    CY    <= TMP( 8 );
end counter8_body;

ライブラリ宣言において，std_logicタイプで加算演算子を使用できるよう

library ARITHMETIC;
use ARITHMETIC.std_logic_arith.all;

を追加記述しています．エンティティ宣言部では，入力として1ビットのCLK， RESETを，出力として8ビットカウンタ値COUNT，桁上がり CY を宣言しています．アーキテクチャ本体では， process文中で一時的に用いる信号TMPを9ビットで宣言しています．これは，8ビットのインクリメントを行うと，第8ビットに桁上がりが生じるためです．begin以降からはカウンタの動作の記述になります．信号TMPに対してインクリメントを行った後，その結果をCOUNTとCYへ同時処理により代入しています．

8ビット・バイナリ・カウンタのように多少複雑な回路をゲートレベルで記述すると，レジスタや１インクリメント・アダーなどを用意する必要があり，その記述は膨大になります．